• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種基板包含一主動層、一閘極電極、一源極電極及一汲極電極、一第一絕緣層及一第二絕緣層、以及與閘極電極位於同一層上之一第一線路及一第二線路。第一線路與第二線路包含與閘極電極相同之材料且以第一方向對齊。一第三線路交叉第一線路。第三線路係與源極電極及汲極電極位於同一層上，包含與源極電極及汲極電極相同之材料，且以一第二方向對齊。一修補線路係與主動層位於同一層上，且修補線路係包含與主動層相同之材料。一像素電極係於像素區域中，且像素電極係與閘極電極之下電極位於同一層上且包括與下電極相同之材料。
    公开号:TW201310657A
    申请号:TW101112485
    申请日:2012-04-09
    公开日:2013-03-01
    发明作者:Jong-Hyun Park；Joon-Hoo Choi；Seong-Kweon Heo
    申请人:Samsung Display Co Ltd；
    IPC主号:G02F1-00
    专利说明:
    薄膜電晶體陣列基板及其製造方法
    相關申請案之交互參照
    本申請書主張於2011年8月29日向韓國智慧財產局提出，案號為10-2011-0086563之韓國專利申請案之優先權效益，其揭露於此全部併入作為參考。
    本發明係關於一種薄膜電晶體陣列基板及其製造方法，且更具體來說，係為一種包含與經常產生短路之線路設置之所在層設置於不同層之修補線路之薄膜電晶體陣列基板、以及製造該薄膜電晶體陣列基板之方法。
    平板顯示裝置，如有機發光顯示裝置及液晶顯示裝置，係包含薄膜電晶體、電容器以及連接薄膜電晶體及電容器之線路。同時，線路可根據其在薄膜電晶體與電容器之間之連接關係而設置於不同層，且可在預定區域中與彼此重疊。在線路彼此重疊之區域，短路可能會在上線路與下線路之間產生。在40吋平板顯示裝置或大型裝置中，將產生於線路之間之短路作為整個平板顯示裝置之缺陷而處置並不合乎經濟效益。因此，進行了僅對於產生於線路之間之短路的修補之許多研究。
    實施例可藉由提供薄膜電晶體陣列基板而實現，該薄膜電晶體陣列基板包含薄膜電晶體，其係設置於形成於基板上之像素區域中，且具有主動層、包括下電極及上電極之一閘極電極、源極電極及汲極電極、插設於主動層與閘極電極之間之第一絕緣層、以及插設於閘極電極與源極電極及汲極電極之間之第二絕緣層；第一線路及第二線路，其係使用與閘極電極相同之材料與閘極電極形成於同一層上且於第一方向上對齊；第三線路，其與第一線路交叉以定義像素區域，使用與源極電極及汲極電極相同之材料與源極電極及汲極電極形成於同一層上，且於第二方向上對齊；修補線路，其使用主動層相同之材料與主動層形成於同一層上；以及像素電極，其係設置於像素區域中，且使用與下電極相同之材料與下電極形成於同一層上。
    修補線路可於第一方向中對齊且可與第三線路具有至少一交會處。
    修補線路可為複數個修補線路，修補線路之至少其之至少其一係設置於像素區域中第一線路之第一側，且修補線路係設置於像素區域的第二線路之相對於該第一側之第二側。
    修補線路可於第二方向中對齊且可與第一線路及第二線路具有至少一交會處。
    第三線路可為複數個第三線路，且各第三線路係電性耦接至第一像素、第二像素、或第三像素，且修補線路為複數個修補線路，各修補線路係分別對齊各第三線路之一側，且實質上平行於第三線路以跨越二相鄰像素區域。
    修補線路可包含第一修補線路，其於第一方向中對齊且與第三線路具有至少一交會處；以及第二修補線路，其於第二方向中對齊且與第一線路及第二線路具有至少一交會處。第一修補線路及第二修補線路可相互交叉。
    第一修補線路可為複數個第一修補線路，第一修補線路之至少其一係設置於像素區域中第一線路之第一側，且第一修補線路之至少其一係設置於像素區域中第二線路之相對於該第一側之第二側。
    第三線路可為複數個第三線路，且各第三線路係電性耦接至第一像素、第二像素、或第三像素，而修補線路可為複數個修補線路，各修補線路係分別於各第三線路之一側對齊，且實質上平行於第三線路以跨越兩相鄰像素區域。
    主動層及修補線路可包含半導體材料。
    下電極及像素電極可包含透明導電性氧化物。
    透明導電性氧化物可包含氧化銦錫(indium tin oxide, ITO)、氧化銦鋅(indium zinc oxide, IZO)、氧化鋅(zinc oxide, ZnO)、氧化錫(indium oxide, In2O3)、氧化銦鎵(indium gallium oxide, IGO)、以及氧化鋁鋅(aluminum zinc oxide, AZO)之至少其一。
    實施例亦可藉由提供一種製造薄膜電晶體陣列基板之方法而實行，該方法包含第一遮罩製程，其包括形成半導體層於基板上，且圖樣化該半導體層以形成薄膜電晶體之主動層及修補線路；第二遮罩製程，其包括形成第一絕緣層，依序堆疊第一傳導層及第二傳導層於第一絕緣層上，且同時圖樣化第一傳導層及第二傳導層以形成薄膜電晶體之閘極電極、掃描線路、電源線路、以及像素電極圖樣；第三遮罩製程，其包括形成第二絕緣層且形成開口以使第二絕緣層暴露主動層之源極區域及汲極區域以及像素電極圖樣；以及第四遮罩製程，其包括形成第三傳導層於第三遮罩製程之產物結構上，且圖樣化第三傳導層以形成薄膜電晶體之源極電極及汲極電極、資料線路、以及像素電極。
    離子雜質可在執行第二遮罩製程後摻雜於源極區域及汲極區域上。
    修補線路可以第一方向對齊且可與資料線路具有至少一交會處。
    修補線路可為複數個修補線路，修補線路之至少其一係設置像素區域中之掃描線路之第一側，且修補線路之至少其一係設置像素區域中電源線路之相對於第一側之第二側。
    修補線路可以第二方向對齊，且可與掃描線路及電源線路具有至少一交會處。
    資料線路包含電性耦接至第一像素之第一資料線路、電性耦接至第二像素之第二資料線路、以及電性耦接至第三像素之第三資料線路。修補線路可為複數個修補線路，各修補線路分別對齊於第一資料線路、第二資料線路以及第三資料線路之一側，且實質上平行於資料線路以跨越二相鄰像素區域。
    修補線路可包含第一修補線路，其係以第一方向對齊且與資料線路具有至少一交會處，以及第二修補線路，其係以第二方向對齊且與掃描線路及電源線路具有至少一交會處。第一修補線路及第二修補線路可相互交叉。
    第一修補線路可為複數個第一修補線路，第一修補線路之至少其一係設置在像素區域中掃描線路之第一側，且第一修補線路之至少其一係設置在像素區域中電源線路之相對於第一側之第二側。
    資料線路可包含電性耦接至第一像素之第一資料線路、電性耦接至第二像素之第二資料線路、以及電性耦接至第三像素之第三資料線路。第二修補線路可為複數個第二修補線路之其中之一，各第二修補線路係分別對齊於各第一資料線路、第二資料線路及第三資料線路之一側，且實質上平行於資料線路以跨越二相鄰像素區域。
    例示性實施例現將於此處參閱附圖以更充分說明；然而，其可以不同形式而實施，且不應詮釋為限於此所述之實施例。相反的，此些實施例係提供以使本揭露將更透徹且完全，且將充分傳達本發明之範疇予所屬領域具有通常知識者。此並非旨在限制實施例於特定之實施模式，且應理解的是未脫離其精神與技術範疇而進行之所有變化、等效物及替代物均應涵括於此實施例。在本說明書中，當認為可能不必要地混淆實施例的本質時，相關技術的部分詳細解釋係省略。
    雖然可使用一些詞彙如“第一”、“第二”等以描述各種不同構件，該些構件定不為上述詞彙所限制。上述詞彙僅用以區別一構件與另一構件。使用於本說明書中之此些詞彙僅作為說明特定實施例，而非旨在限制。除非本文中有明顯地表明不同意思，否則使用單數形式的敘述亦包含複數形式。應理解的是諸如“包含(including)”或“包含(having)”等詞彙係旨在表示於說明書中所揭露之特徵、數目、步驟、作動、構件、部件、或上述之組合之存在，但不旨在排除可存在或可增加一個或多個其他特徵、數目、步驟、作動、構件、部件、或上述之組合之可能性。
    如此處所使用，詞彙“及/或”包含任何及所有一個或多個相關條列項目之組合。當諸如“至少其一”之敘述用於元件的清單前時，其係為整個元件清單之修改而非清單中單獨元件之修改。
    在附圖中，層及區域之尺寸係為了清楚說明而誇大。其亦將理解的是，當一層或一元件被稱為在另一層或基板“上(on)”時，其可直接地位於其他層或基板上，或可存在中介層。另外，其亦將理解的是，當一層被稱為在兩層“之間(between)”時，其可僅有一層於兩層之間，或一個或多個層間層亦可存在。全說明書中，相同的參考符號表示相同的元件。
    第1圖為根據一例示性實施例之薄膜電晶體陣列基板1之底部示意圖。第2圖為第1圖沿著I-I’及II-II’線段所截取之剖面圖。亦即，第1圖顯示元件形成於基板之前部表面上之基板之底部表面。
    第1圖及第2圖顯示安裝於有機發光顯示裝置中之薄膜電晶體陣列基板1。然而，實施例不受此所限。舉例來說，如果薄膜電晶體陣列基板1包含液晶顯示元件而非有機發光元件OLED，第1圖及第2圖之薄膜電晶體陣列基板1可為安裝於液晶顯示裝置中之薄膜電晶體陣列基板。
    參照第1圖及第2圖，薄膜電晶體陣列基板1可包含掃描線路S、資料線路D、電源線路E、至少驅動薄膜電晶體dTFT及切換薄膜電晶體sTFT、至少電容器Cap、以及有機發光元件OLED。掃描線路S及電源線路E可以第一方向延伸而對齊(第1圖之橫向)，而資料線路D可以第二方向延伸而對齊(第1圖之縱向)。相互交叉之掃描線路S及資料線路D定義像素區域P。第1圖顯示分別電性連接至各複數個像素區域P之複數個掃描線路S、電源線路E、及資料線路D。在像素區域P中，可設置驅動薄膜電晶體dTFT或切換薄膜電晶體sTFT、電容器Cap、以及有機發光元件OLED。
    驅動薄膜電晶體dTFT及/或切換薄膜電晶體sTFT可包含主動層212、閘極電極210、以及源極電極217b及汲極電極217a。主動層212可形成於基板10上且可包含半導體材料。閘極電極210可包含下電極214及上電極215。下電極214係使用如有機發光元件OLED之像素電極114相同之材料與像素電極114形成於同一層上，此將於後文中說明。上電極215可以低阻抗傳導材料形成。
    作為閘極絕緣層之第一絕緣層13可插設於主動層212與閘極電極210之間。作為層間絕緣層之第二絕緣層16可插設於閘極電極210與源極電極217b及汲極電極217a之間。以高濃度雜質摻雜之源極區域212b及汲極區域212a可分別形成於主動層212之兩側，且可分別藉由穿過第一絕緣層13及第二絕緣層16的接觸孔C2及C1(顯示於第6B圖)而電性連接至源極電極217b及汲極電極217a。第三絕緣層18可形成於源極電極217b及汲極電極217a上。為了便於敘述，第2圖僅繪示驅動薄膜電晶體dTFT。然而，切換薄膜電晶體sTFT可具有如同驅動薄膜電晶體dTFT相同之剖面結構。
    掃描線路S及電源線路E可以如薄膜電晶體之閘極電極210相同之材料與閘極電極210形成於同一層上。掃描線路S及電源線路E可在形成薄膜電晶體之閘極電極210之製程時同時圖樣化，其將會於後文中說明。舉例來說，掃描線路S可電性連接至切換薄膜電晶體sTFT之閘極電極210，且可傳輸掃描訊號以開啟切換薄膜電晶體sTFT。此外，電源線路E可電性連接至驅動薄膜電晶體dTFT之源極電極217b或汲極電極217a，且可供應第一電源供應電壓而使有機發光元件OLED運作。
    資料線路D可以如薄膜電晶體之源極電極217b或汲極電極217a相同之材料與源極電極217b及汲極電極217a形成於同一層上。資料線路D可在形成薄膜電晶體之源極電極217b及汲極電極217a之製程中圖樣化，其將於後文中說明。舉例來說，資料線路D可電性連接至切換薄膜電晶體sTFT之源極電極217b或汲極電極217a，且可傳輸資料訊號於電容器Cap。
    電容器Cap可電性連接至切換薄膜電晶體sTFT且可在即便切換薄膜電晶體sTFT關閉後維持施加至驅動薄膜電晶體dTFT之訊號。
    有機發光元件OLED可電性連接至驅動薄膜電晶體dTFT以發光，且可包含像素電極114、面對像素電極114之反向電極119、以及插設於像素電極114與反向電極119之間之中間層118。像素電極114可與閘極電極210之下電極214形成於同一層上。如果有機發光元件OLED係為朝著基板10發光之底部發射型元件，像素電極114可為光透射電極，而反向電極119可為光反射電極。在此方面，像素電極114及下電極214可包含透明導電性氧化物。如果有機發光元件OLED為朝離開基板10之方向發光之頂部發射型元件，像素電極114可為包含半透射金屬層之光反射電極，而反向電極119可為光透射電極。或者，有機發光元件OLED可藉由結合頂部發射型裝置及底部發射型裝置而為以雙方向發射之雙重發射型裝置。
    根據一例示性實施例，修補線路R可與薄膜電晶體之主動層212設置於同一層上。修補線路R可以如主動層212之相同材料之半導體材料所形成。如第2圖所繪示，修補線路R可形成於基板10上，第一絕緣層13可插設於修補線路R與掃描線路S及電源線路E之間用來例如使彼此間絕緣。修補線路R可於形成薄膜電晶體之主動層212之製程中圖樣化，其將於後文中說明。因此，可不需用於形成修補線路R之單獨遮罩製程。
    第1圖之修補線路R可以相同方向對齊，例如，以如掃描線路S及電源線路E之第一方向(第1圖之橫向方向)。修補線路R可交叉資料線路D而對齊。亦即，修補線路R與資料線路D具有至少一交會處。修補線路R之至少其一可設置於像素區域P中。修補線路R之至少其一可設置於掃描線路S之第一邊，且其他修補線路R可設置於電源線路E之相對於第一側之第二側。
    第1圖之修補線路R可在短路產生於掃描線路S及資料線路D之間、或於電源線路E及資料線路D之間時用於修補資料線路D。
    第3A圖為第1圖之薄膜電晶體陣列基板具有缺陷時之底部示意圖，且第3B圖為顯示第3A圖之薄膜電晶體陣列基板之缺陷例示性修補過程之底部示意圖。亦即，第3A圖及第3B圖顯示元件形成於基板之前部表面之基板之底部表面。
    參照第3A圖，短路可能會在製造薄膜電晶體陣列基板1之製程中產生於資料線路D及掃描線路S之交會處。然而，實施例並不限於此，例如，短路亦可產生於資料線路D及電源線路E之交會處。
    參照第3B圖，短路可藉由一製程修補，該製程包含如i) 確認短路發生之交會處、ii) 藉由使用雷射光束切斷靠近交會處之資料線路D以切斷交會處、iii) 設置傳導性交叉桿C以使靠近交會處之一對修補線路(第一修補線路R1及第二修補線路R2)係與彼此電性連接，且將第一修補線路R1及第二修補線路R2及交叉桿C之交疊部份焊接、iv) 切除第一修補線路R1及第二修補線路R2不需要的部份、以及v) 資料線路D自交會處切斷之兩端係電性連接至第一修補線路R1及第二修補線路R2。在此方面，不需要的部份代表修補線路R與其他未產生短路之資料線路D交會之部份。藉由切除修補線路R之不需要部份，可降低及/或避免可能產生於其他資料線路D與修補線路R交會處之訊號干擾之可能性。因此，來自資料線路D一端之資料訊號可依序通過設置於掃描線路S之第一側之第一修補線路R1、交叉桿C、以及設置於電源線路E之相對於第一側之第二側的第二修補線路R2以抵達資料線路D之另一端。
    根據一例示性實施例，在修補介於掃描線路S與資料線路D之間或介於電源線路E與資料線路D之間之短路時，可使用設置於與短路線路設置之所在層不同之層之修補線路R。在此方面，不同層代表使用不同製程所形成之層，或在不同絕緣層上。如果修補線路R係設置於與短路線路相同之層上，可能需要及/或要求修補線路R之空間，且從而降低開口率。在包括底部發射型有機發光元件OLED之薄膜電晶體陣列基板1中，有機發光元件OLED可不與包含線路之其他元件重疊，且開口率可能降低。因此，係需要對於對齊修補線路R以避免減少開口率之設計。因此，在修補線路R係如薄膜電晶體之主動層212對齊於同一層上時，根據一例示性實施例，介於線路之間之短路可在不執行單獨遮罩製程下有效率地修補，且可避免開口率之降低。
    第4圖至第7B圖係用於說明製造第1圖及第2圖之薄膜電晶體陣列基板1之方法之剖面示意圖。將於下說明之遮罩製程係包含一系列過程，其可包括光阻之塗佈、遮罩遮蔽、暴露、蝕刻、以及剝離。
    首先，如第4圖所繪示，輔助層11可形成於基板10上。基板10可為透明基板，如玻璃基板或具有聚對苯二甲酸乙二醇酯(polyethylene terephthalate, PET)、聚乙烯萘(polyethylene naphthalate, PEN)、聚亞醯胺(polyimide, PI)等之塑膠基板及/其相似物。
    輔助層11可形成於基板10上。輔助層11，如障礙層、阻絕層、及/或緩衝層，可降低及/或避免雜質離子滲入基板10之可能性、可降低及/或避免濕氣或外部空氣滲入基板10之可能性、以及可平坦化基板10之表面。輔助層11可具有以例如二氧化矽(SiO2)及/或氮矽化物(SiNx)形成之單一或多層結構，且可藉由使用各種沈積方法，如電漿輔助化學汽相沈積(plasma enhanced chemical vapor deposition, PECVD)、大氣壓化學汽相沈積(atmospheric pressure chemical vapor deposition, APCVD)、及低壓化學汽相沈積(low pressure chemical vapor deposition, LPCVD)而製成。
    主動層212及修補線路R可形成於輔助層11上。詳細來說，非晶矽層(圖未示)可沈積於輔助層11上，且接著結晶化以形成多晶矽層(圖未示)。非晶矽層可藉由使用各種方法而結晶，例如快速熱退火(rapid thermal annealing, RTA)、固相結晶(solid phase crystallization, SPC)、準分子雷射退火(excimer laser annealing, ELA)、金屬誘導結晶(metal induced crystallization, MIC)、金屬誘導橫向結晶(metal induced lateral crystallization, MILC)、以及順序橫向固化(sequential lateral solidification, SLS)。
    接著，如第5A圖所繪示，第一絕緣層13、第一傳導層14、及第二傳導層15可依序地形成於主動層212形成於其上之基板10之整個表面上。
    第一絕緣層13可藉由以使用電漿輔助化學汽相沈積、大氣壓化學汽相沈積、低壓化學汽相沈積等沈積一無機絕緣材料，例如矽氧化物(SiOx)、矽氮氧化物(SiON)、三氧化二鋁(Al2O3)、二氧化鈦(TiO2)、五氧化二鉭(Ta2O5)、二氧化鉿(HfO2)、二氧化鋯(ZrO2)、鈦酸鋇鍶(Barium Strontium Titanate, BST)、以及鈦酸鉛鋯(Lead Zirconate Titanate, PZT)之至少其一而形成。第一絕緣層13可作為介於薄膜電晶體之主動層212與閘極電極210之間的薄膜電晶體之閘極絕緣層而操作。
    舉例來說，第一傳導層14可具有氧化銦錫(indium tin oxide, ITO)、氧化銦鋅(indium zinc oxide, IZO)、氧化鋅(zinc oxide, ZnO)、氧化錫(indium oxide, In2O3)、氧化銦鎵(indium gallium oxide, IGO)、以及氧化鋁鋅(aluminum zinc oxide, AZO)之至少其一材料。第一傳導層14可圖樣化為像素電極114、下電極214、及掃描線路S及電源線路E之下層。在設置於薄膜電晶體陣列基板1上之有機發光元件OLED係為朝向基板10發光之底部發射型有機發光元件OLED時，像素電極114必須為透明電極。因此，用於形成像素電極114之第一傳導層14可以透明導電性氧化物形成。
    第二傳導層15可具有單一或多層結構，包含鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鋰(Li)、鈣(Ca)、鉬(Mo)、鈦(Ti)、鎢(W)、銅(Cu)之至少其一。第二傳導層15可具有鉬-鋁-鉬結構。第二傳導層15接著可圖樣化為上電極215、以及掃描線路S及電源線路E之上層。
    接著，如第5B圖繪示，像素電極圖樣110、閘極電極210、掃描線路S、以及電源線路E可形成。詳細地說，形成於基板10之整個表面上之第一傳導層14及第二傳導層15可藉由運用使用一第二遮罩(圖未示)之遮罩製程而圖樣化。
    像素電極圖樣110可形成於其中將形成有機發光元件OLED之區域上，而掃描線路S及電源線路E可形成於其中線路將形成之區域上。
    閘極電極210可形成以對應主動層212之中心。源極區域212b及汲極區域212a可藉由摻雜n型或p型雜質使用閘極電極210作為自我對準遮罩而形成於主動層212之側邊。主動層212對於閘極電極210之中心將為一未摻雜通道區域212c。舉例來說， n型或p型雜質可為硼(B)、或磷(P)離子。
    修補線路R之傳導性可藉由摻雜n型或p型雜質於修補線路R 上而改善，例如，以使在修補線路R因為線路之間的短路而傳輸訊號時，訊號傳輸的品質可改善。
    接著，如第6A繪示，第二絕緣層16可形成於第5B圖之產物結構上。
    第二絕緣層16可以無機絕緣材料形成，其包含二氧化矽(SiO2)、矽氮化物(SiNx)、矽氮氧化物(SiON)、三氧化二鋁(Al2O3)、二氧化鈦(TiO2)、五氧化二鉭(Ta2O5)、二氧化鉿(HfO2)、二氧化鋯(ZrO2)、以及鈦酸鋇鍶(Barium Strontium Titanate, BST)之至少其一。第二絕緣層16之厚度可足夠厚以執行如介於閘極電極210與源極電極217a及汲極電極217a之間之層間絕緣層之功能，例如，可比第一絕緣層13之厚度較厚。第二絕緣層16可不僅以上述無機絕緣材料形成，其亦可以有機絕緣材料形成，或可藉由交替地堆疊有機絕緣材料或無機絕緣材料而形成。
    接著，如第6B繪示，第一絕緣層13及/或第二絕緣層16可圖樣化以形成接觸孔C1及C2、以及開口H。詳細來說，第一絕緣層13及/或第二絕緣層16可藉由運用使用一第三遮罩(圖未示)之遮罩製程而圖樣化。
    此處，接觸孔C2及C1可形成以暴露主動層212之源極區域212b及汲極區域212a。開口H可形成以部分地暴露像素電極圖樣110。對應於其中線路形成之區域之第二絕緣層16可絕緣上部分之資料線路D與下部份之修補線路R、電源線路E、及掃描線路S。如果對應於其中線路形成之區域之第二絕緣層16不具有足夠厚度或為不均勻地形成，如第3A圖繪示線路之間可能會產生短路。
    接著，如第7A圖繪示，第三傳導層17可形成於基板10之整個表面上以覆蓋第二絕緣層16。第三傳導層17可以上述第二傳導層15相同之材料形成。然而，實施例並不受限於此，如第三傳導層17亦可以各種傳導材料形成。傳導材料可沈積以具有足夠厚的厚度而填滿接觸孔C1、C2及開口H。
    接著，如第7B圖繪示，源極電極217b及汲極電極217a及資料線路D可形成，而形成於像素電極圖樣110上之第二傳導層115可移除以形成像素電極114。詳細來說，第三傳導層17可藉由運用使用第四遮罩(圖未示)之遮罩製程而圖樣化。在此方面，源極電極217b可透過接觸孔C2而電性連接至源極區域212b，而汲極電極217a可透過接觸孔C1而電性連接至汲極區域212a。
    如果形成源極電極217b及汲極電極217a之第三傳導層17與形成像素電極圖樣110之第二傳導層115為相同之材料，源極電極217b及汲極電極217a可與像素電極114同時形成。然而，如果第三傳導層17及第二傳導層15係以不同材料形成，像素電極114可在形成源極電極217b及汲極電極217a後藉由執行額外蝕刻而形成。詳細來說，像素電極114可藉由移除形成於像素電極圖樣110上藉由開口H所暴露之第二傳導層115而形成。
    如果對應至其中線路形成之區域第二絕緣層16不具有足夠厚度或為不均勻地形成，短路可能會於資料線路D與掃描線路S或電源線路E之間產生。
    接著，儘管未於此繪示，具有暴露像素電極114之開口之像素定義層(如第2圖中第三絕緣層18) 可形成於基板10上，且包含有機發光層之中間層118 (第2圖)可形成於像素電極114上。最後，反向電極119(第2圖)可沈積於基板10之表面上，例如整個表面作為共用電極，從而結束包含有機發光元件OLED之薄膜電晶體陣列基板1之製造。
    第8圖係為根據另一例示性實施例之薄膜電晶體陣列基板2之底部示意圖。第9A圖為第8圖之薄膜電晶體陣列基板2具有缺陷時之底部示意圖，而第9B圖為顯示第9A圖之薄膜電晶體陣列基板2之缺陷的例示性修補過程之底部示意圖。亦即，第8圖至第9B圖繪示其元件形成於基板之前部表面之基板之底部表面。
    根據一例示性實施例繪示於第8圖之薄膜電晶體陣列基板2具有與第1圖繪示之薄膜電晶體陣列基板1不同之排列。本例示性實施例在名稱上對應於依據前述例示性實施例之元件之其他元件，其構成及操作係相同，故詳述說明係省略。
    參照第8圖，修補線路R與薄膜電晶體(如驅動薄膜電晶體dTFT及/或切換薄膜電晶體sTFT)之主動層212可設置於同一層上，且可以相同之材料所形成，如主動層212之半導體材料。因此，可不需要用於形成修補線路R之各別遮罩製程。
    第8圖繪示之修補線路R可以相同方向對齊，例如以如資料線路D之第二方向(第8圖之縱向方向)。此外，修補線路可對齊以交叉掃描線路S及電源線路E。亦即，修補線路R可與掃描線路S及電源線路E具有至少一交會處。修補線路R之至少其一可於相鄰像素區域P中而設置以實質上平行於資料線路D。如果有分別提供不同資料訊號至像素區域(第一像素區域P1、第二像素區域P2、及第三像素區域P3)之複數個資料線路D (第一資料線路D1、第二資料線路D2、及第三資料線路D3)，複數個修補線路R(第一修補線路R1、第二修補線路R2、第三修補線路R3、及第四修補線路R4各可設置於第一資料線路D1、第二資料線路D2、及第三資料線路D3之一側。
    舉例來說，在第8圖中，第一資料線路D1可電性耦接於第一像素區域P1，第二資料線路D2可電性耦接於第二像素區域P2，而第三資料線路D3可電性耦接於第三像素區域P3。在此方面，第一修補線路R1可設置於第一資料線路D1之第一側，第二修補線路R2可設置於第一資料線路D1與第二資料線路D2之間，第三修補線路R3可設置於第二資料線路D2與第三資料線路D3之間，而第四修補線路R4可設置於第三資料線路D3之相對於第一側之第二側。
    第8圖之修補線路R可在短路產生於掃描線路S與資料線路D之間、或電源線路E與資料線路D之間時用來修補掃描線路S或電源線路E。
    參照第9A圖，短路可能在例如製造薄膜電晶體陣列基板2之製程中發生於資料線路D及掃描線路S之交會處。然而，實施例並不受限於此，例如，短路亦可能發生於資料線路D及電源線路E之交會處。
    參照第9B圖，短路可藉由一製程修補，該程序包含如i)確認短路發生之交會處、ii) 藉由使用雷射光束切斷靠近交會處之掃描線路S以切斷交會處、iii) 設置一傳導性交叉桿C以使靠近交會處之一對修補線路(第一修補線路R1及第二修補線路R2)係與彼此電性連接，且將修補線路(第一修補線路R1及第二修補線路R2)及交叉桿C之交疊部份焊接、iv) 切除修補線路(第一修補線路R1及第二修補線路R2)不需要的部份、以及v) 掃描線路S自交會處切斷之兩端係電性連接至修補線路(第一修補線路R1及第二修補線路R2)。在此方面，不需要的部份代表修補線路R(第一修補線路R1及第二修補線路R2)與電源線路E交會之部份。藉由切除修補線路(第一修補線路R1及第二修補線路R2)之不需要部份，可能產生於電源線路E與修補線路(第一修補線路R1及第二修補線路R2)之交會處之訊號干擾的可能性可降低及/或避免。因此，來自掃描線路S一端之掃描訊號可依序通過設置於第一資料線路D1之第一側之第一修補線路R1、交叉桿C、以及設置於資料線路D之相對於第一側之第二側的第二修補線路R2以抵達掃描線路S之另一端。
    根據本實施例，在修補介於掃描線路S與資料線路D之間、或介於電源線路E與資料線路D之間之短路時，可使用設置於與短路線路設置之層不同層之修補線路R。因此，根據本例示性實施例在修補線路R係與薄膜電晶體之主動層212對齊於同一層上時，介於線路之間之短路可在不執行單獨遮罩製程下有效率地修補，且可避免開口率之降低。
    第10圖係為根據另一例示性實施例之薄膜電晶體陣列基板3底部示意圖。第11A圖為第10圖之薄膜電晶體陣列基板3具有缺陷時之底部示意圖，而第11B圖為顯示第11A圖之薄膜電晶體陣列基板3之缺陷的例示性修補過程之底部示意圖。亦即，第10圖至第11B圖顯示元件形成於基板之前部表面上之基板之底部表面。
    根據一例示性實施例繪示於第10圖之薄膜電晶體陣列基板3具有與第1圖繪示之薄膜電晶體陣列基板1不同之排列。本例示性實施例在名稱上對應於依據前述例示性實施例之元件之其他元件，其構成及操作係相同，故詳述說明係省略。
    參照第10圖，修補線路R與薄膜電晶體之主動層212可設置於同一層上，且可以相同之材料所形成，如主動層212之半導體材料。因此，可不需要用於形成修補線路R之個別遮罩製程。
    第10圖繪示之修補線路R包含第一修補線路R1及第二修補線路R2。第一修補線路R1及第二修補線路R2可具有至少一交會處。
    第一修補線路R1可以相同方向，例如掃描線路S及電源線路E之第一方向(第10圖之橫向方向)對齊。此外，第一修補線路R1可對齊以交叉資料線路D。第一修補線路R1之至少其一可設置於像素區域P中。第一修補線路R1之其中之一可設置於掃描線路S之第一側，而其他第一修補線路R1可設置電源線路E之相對於第一側之第二側。
    第二修補線路R2可以如資料線路D相同之方向(如第二方向)對齊(第10圖之縱向方向)。此外，第二修補線路R2可對齊交叉掃描線路S及電源線路E。第二修補線路R2可設置於相鄰之像素區域(第一像素區域P1、第二像素區域P2以及第三像素區域P3)上，以實質上平行於資料線路D。如果有分別提供不同資料訊號至像素區域(第一像素區域P1、第二像素區域P2及第三像素區域P3)之複數個資料線路(第一資料線路D1、第二資料線路D2、及第三資料線路D3)，複數個第二修補線路R2可設置於各資料線路(第一資料線路D1、第二資料線路D2、及第三資料線路D3)之一側。
    第一修補線路R1及第二修補線路R2可在短路發生於掃描線路S與資料線路D之間、或電源線路E與資料線路D之間時用於修補資料線路D、掃描線路S、或電源線路E。
    參照回第11A圖，短路可能在製造薄膜電晶體陣列基板3之製程中發生於資料線路D與掃描線路S之交會處。然而，實施例並不受限於此，例如，短路亦可能發生於資料線路D與電源線路E之交會處。
    參照回第11B圖，短路可藉由一製程修補，該製程包含如i) 確認短路發生之交會處、ii) 藉由使用雷射光束切斷靠近交會處之掃描線路S以切斷交會處、iii) 將接近交會處之一對第二修補線路R21及R22及掃描線路S之交疊部份焊接，使得該對第二修補線路R21及R22及掃描線路S係與彼此電性連接，且iv) 切除第二修補線路R21及R22不需要的部份。
    根據第11B圖繪示之例示性實施例，可不需要及/或要求獨立之交叉桿。在此方面，不需要的部份代表第二修補線路R21及R22可與電源線路E交會之部份。此外，第一修補線路R11及R12之不需要的部份代表第一修補線路R11及R12可與未用來修補該交會處之另一區域之第二修補線路R23及R24交會之部份。因此，來自掃描線路S一端之掃描訊號可依序通過設置於第一資料線路D1之第一側之第二修補線路R21、第一修補線路R11、以及設置於資料線路D之相對於第一側之第二側的第二修補線路R22以抵達掃描線路S之另一端。
    根據一例示性實施例，在修補介於掃描線路S與資料線路D之間或介於電源線路E與資料線路D之間之短路時，可使用設置於與短路線路設置之所在層不同層之修補線路R。因此，在修補線路R係如薄膜電晶體之主動層212對齊於同一層上時，介於線路之間之短路可在不執行單獨遮罩製程下有效率地修補，且可避免開口率之降低。
    儘管在附圖中係繪示預定數目之薄膜電晶體及電容器，附圖係僅用於方便敘述，且實施例可在不增加依據實施例之遮罩製程之數目下包含，例如複數個薄膜電晶體及複數個電容器。
    藉由總結與回顧，平板顯示裝置可包含連接薄膜電晶體與電容器之線路。根據薄膜電晶體與電容器之間之連接關係，線路可設置於不同層。線路可在預定區域中相互重疊。在線路相互重疊之區域中，短路可能發生於上層線路與下層線路之間。在40吋平板顯示裝置或大型裝置中，將產生於線路之間之短路作為整個平板顯示裝置之缺陷而認定並不合乎經濟效益。因此，進行了對於產生於線路之間之短路的修補之研究。
    實施例，例如上述之例示性實施例係關於一種薄膜電晶體陣列基板及其製造方法，其包含於與經常發生短路之線路設置之所在層設置於不同層之修補線路。實施例提供與經常發生短路之線路設置之所在層位於不同層之修補線路，以避免，如開口率下降。此外，修補線路可在不執行額外遮罩製程下藉由設置修補線路於設置薄膜電晶體之主動層於同一層而製造。
    此處所揭露之範例實施例，儘管使用了特定的詞彙，其係僅用於並理解為一般性及說明性質，而非用於限制之目的。在一些例子中，對於所屬技術領域具有通常知識者來說將顯而易見的是，除非另行特定指示，在本說明書中所提及之一特定實施例相關之特徵、特性、及/或元件可單獨地或與其他實施例相關之特徵、特性、及/或元件連結而使用。因此，對於所屬技術領域具有通常知識者來說將理解的是在不脫離本發明由下列申請專利範圍所設之精神與範疇內，可進行各種形式及細節之變化。
    1、2、3．．．薄膜電晶體陣列基板
    OLED．．．有機發光元件
    Cap．．．電容器
    P．．．像素區域
    D．．．資料線路
    S．．．掃描線路
    E．．．電源線路
    dTFT．．．驅動薄膜電晶體
    sTFT．．．切換薄膜電晶體
    R．．．修補線路
    R1、R11、R12．．．第一修補線路
    R2、R21、R22、R23、R24．．．第二修補線路
    R3．．．第三修補線路
    R4．．．第四修補線路
    10．．．基板
    11．．．輔助層
    13．．．第一絕緣層
    16．．．第二絕緣層
    18．．．第三絕緣層
    114．．．像素電極
    115．．．第二傳導層
    118．．．中間層
    119．．．反向電極
    212．．．主動層
    212a．．．汲極區域
    212b．．．源極區域
    212c．．．通道區域
    210．．．閘極電極
    214．．．下電極
    215．．．上電極
    217a．．．源極電極
    217b．．．汲極電極
    C．．．交叉桿
    110．．．像素電極圖樣
    14．．．第一傳導層
    15．．．第二傳導層
    H．．．開口
    C1、C2．．．接觸孔
    17．．．第三傳導層
    P1．．．第一像素區域
    P2．．．第二像素區域
    P3．．．第三像素區域
    D1．．．第一資料線路
    D2．．．第二資料線路
    D3．．．第三資料線路
    藉由參照附圖而詳述例示性實施例其特徵將變得顯而易見，其中：第1圖為根據一例示性實施例之薄膜電晶體陣列基板之底部示意圖；第2圖為第1圖沿I-I’及II-II’線段所截取之剖面圖;第3A圖為第1圖之薄膜電晶體陣列基板具有缺陷時之底部示意圖；第3B圖為說明第3A圖之薄膜電晶體陣列基板之缺陷的例示性修補過程之底部示意圖；第4圖至第7B圖係用於說明製造第1圖及第2圖之薄膜電晶體陣列基板之方法之剖面示意圖；第8圖為根據一例示性實施例之薄膜電晶體陣列基板底部示意圖；第9A圖為第8圖之薄膜電晶體陣列基板具有缺陷時之底部示意圖；第9B圖為說明第9A圖之薄膜電晶體陣列基板之缺陷的例示性修補過程之底部示意圖；第10圖為根據一例示性實施例之薄膜電晶體陣列基板底部示意圖；第11A圖為第10圖之薄膜電晶體陣列基板具有缺陷時之底部示意圖；以及第11B圖為說明第11A圖之薄膜電晶體陣列基板之缺陷的例示性修補過程之底部示意圖。
    1．．．薄膜電晶體陣列基板
    OLED．．．有機發光元件
    Cap．．．電容器
    P．．．像素區域
    D．．．資料線路
    S．．．掃描線路
    E．．．電源線路
    dTFT．．．驅動薄膜電晶體
    sTFT．．．切換薄膜電晶體
    R．．．修補線路
    R1．．．第一修補線路
    R2．．．第二修補線路
    权利要求:
    Claims (20)
    [1] 一種薄膜電晶體陣列基板，其包含：一薄膜電晶體，其係設置於形成於一基板上之一像素區域中，該薄膜電晶體具有一主動層、包括一下電極及一上電極之一閘極電極、一源極電極及一汲極電極、插設於該主動層與該閘極電極之間之一第一絕緣層、以及插設於該閘極電極與該源極電極及該汲極電極之間之一第二絕緣層；一第一線路及一第二線路，其係與該閘極電極於同一層上，該第一線路及該第二線路包括與該閘極電極相同之材料且於一第一方向上對齊；一第三線路，其與該第一線路交叉以界定該像素區域，該第三線路與該源極電極及該汲極電極於同一層上，且包括與該源極電極及該汲極電極相同之材料，並於一第二方向上對齊；一修補線路，其與該主動層於同一層上，該修補線路包括與該主動層相同之材料；以及一像素電極，其係於該像素區域中，該像素電極與該下電極形成於同一層上且包括與該下電極相同之材料。
    [2] 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該修補線路於該第一方向中對齊且與該第三線路具有至少一交會處。
    [3] 如申請專利範圍第2項所述之薄膜電晶體陣列基板，其中該修補線路為複數個該修補線路之其中之一，該些修補線路之至少其一係設置於該像素區域中之該第一線路之一第一側，且其他該些修補線路之至少其一係設置於該像素區域中該第二線路之相對於該第一側之一第二側。
    [4] 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該修補線路係與該第二方向對齊且與該第一線路及該第二線路具有至少一交會處。
    [5] 如申請專利範圍第4項所述之薄膜電晶體陣列基板，其中：該第三線路為複數個該第三線路之其中之一，且各該第三線路係電性耦接至一第一像素、一第二像素、或一第三像素，以及該修補線路為複數個該修補線路之其中之一，各該修補線路係分別對齊各該第三線路之一側，且實質上平行於該第三線路以跨越二相鄰之該像素區域。
    [6] 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該修補線路包含：一第一修補線路，其與該第一方向對齊且與該第三線路具有至少一交會處；以及一第二修補線路，其與該第二方向對齊且與該第一線路及該第二線路具有至少一交會處，該第一修補線路及該第二修補線路係相互交叉。
    [7] 如申請專利範圍第6項所述之薄膜電晶體陣列基板，其中該第一修補線路為複數個該第一修補線路之其中之一，該些第一修補線路之至少其一係於該像素區域中該第一線路之一第一側，且其他該些第一修補線路之至少其一係於該像素區域中該第二線路之相對於該第一側之一第二側。
    [8] 如申請專利範圍第6項所述之薄膜電晶體陣列基板，其中：該第三線路為複數個該第三線路之其中之一，各該第三線路係電性耦接至一第一像素、一第二像素、或一第三像素，以及該修補線路為複數個該修補線路之其中之一，各該修補線路係分別於各該第三線路之一側對齊，且實質上平行於該第三線路以跨越兩相鄰之該像素區域。
    [9] 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該主動層及該修補線路包含一半導體材料。
    [10] 如申請專利範圍第1項所述之薄膜電晶體陣列基板，其中該下電極及該像素電極包含一透明導電性氧化物。
    [11] 如申請專利範圍第10項所述之薄膜電晶體陣列基板，其中該透明導電性氧化物包含氧化銦錫(indium tin oxide)、氧化銦鋅(indium zinc oxide)、氧化鋅(zinc oxide)、氧化錫(indium oxide)、氧化銦鎵(indium gallium oxide)、以及氧化鋁鋅(aluminum zinc oxide)之至少其一。
    [12] 一種製造薄膜電晶體陣列基板之方法，該方法包含：一第一遮罩製程，其包括形成一半導體層於一基板上，且圖樣化該半導體層以形成一薄膜電晶體之一主動層及一修補線路；一第二遮罩製程，其包括形成一第一絕緣層，依序堆疊一第一傳導層及一第二傳導層於該第一絕緣層上，且同時圖樣化該第一傳導層及該第二傳導層以形成該薄膜電晶體之一閘極電極、一掃描線路、一電源線路、以及一像素電極圖樣；一第三遮罩製程，其包括形成一第二絕緣層且形成一開口以使該第二絕緣層暴露該主動層之一源極區域及一汲極區域以及該像素電極圖樣以形成由該第三遮罩製程所製得之結構；以及一第四遮罩製程，其包括形成一第三傳導層於由該第三遮罩製程所製得之結構上，且圖樣化該第三傳導層以形成該薄膜電晶體之一源極電極及一汲極電極、一資料線路、以及一像素電極。
    [13] 如申請專利範圍第12項所述之方法，其中離子雜質係在執行該第二遮罩製程後摻雜於該源極區域及該汲極區域上。
    [14] 如申請專利範圍第12項所述之方法，其中該修補線路以一第一方向對齊且與該資料線路具有至少一交會處。
    [15] 如申請專利範圍第14項所述之方法，其中該修補線路為複數個該修補線路之其中之一，該些修補線路之至少其一係於一像素區域中之該掃描線路之一第一側，且其他該些修補線路之至少其一係於該像素區域中之該電源線路之相對於該第一側之一第二側。
    [16] 如申請專利範圍第12項所述之方法，其中該修補線路以一第二方向對齊，且與該掃描線路及該電源線路具有至少一交會處。
    [17] 如申請專利範圍第16項所述之方法，其中：該資料線路包含電性耦接至一第一像素之一第一資料線路、電性耦接至一第二像素之一第二資料線路、以及電性耦接至一第三像素之一第三資料線路，以及該修補線路為複數個該修補線路之其中之一，各該修補線路分別對齊於該第一資料線路、該第二資料線路、以及該第三資料線路之一側，且實質上平行於該資料線路以跨越二相鄰像素區域。
    [18] 如申請專利範圍第12項所述之方法，其中該修補線路包含一第一修補線路、以及一第二修補線路，該第一修補線路係以一第一方向對齊且與該資料線路具有至少一交會處，該第二修補線路係以一第二方向對齊且與該掃描線路及該電源線路具有至少一交會處，該第一修補線路及該第二修補線路係相互交叉。
    [19] 如申請專利範圍第18項所述之方法，其中該第一修補線路為複數個該第一修補線路之其中之一，該些第一修補線路之至少其一係在一像素區域中之該掃描線路之一第一側，且其他該些第一修補線路之至少其一係在該像素區域中之該電源線路之相對於該第一側之一第二側。
    [20] 如申請專利範圍第18項所述之方法，其中：該資料線路包含電性耦接至一第一像素之一第一資料線路、電性耦接至一第二像素之一第二資料線路、以及電性耦接至一第三像素之一第三資料線路，以及該第二修補線路為複數個該第二修補線路之其中之一，各該第二修補線路係分別對齊於各該第一資料線路、該第二資料線路、以及該第三資料線路之一側，且實質上平行於該資料線路以跨越二相鄰像素區域。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI569452B|2017-02-01|薄膜電晶體陣列基板及其製造方法
    KR102013317B1|2019-08-23|유기 발광 표시 장치 및 그 제조 방법
    TWI540717B|2016-07-01|有機發光顯示裝置及其製造方法
    KR101880720B1|2018-07-23|박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
    JP5362670B2|2013-12-11|有機発光表示装置およびその製造方法
    TWI647834B|2019-01-11|有機發光顯示設備及其製造方法
    TWI559522B|2016-11-21|有機發光顯示裝置及其製造方法
    TWI542015B|2016-07-11|薄膜電晶體陣列基板、包含該薄膜電晶體陣列基板之有機發光顯示裝置、以及製造該薄膜電晶體陣列基板之方法
    KR101890799B1|2018-08-23|박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
    US9601527B2|2017-03-21|Thin film transistor array substrate, organic light-emitting display apparatus, and method of manufacturing the thin film transistor array substrate
    KR20130051813A|2013-05-21|유기 발광 표시 장치 및 그 제조 방법
    US20120001182A1|2012-01-05|Organic light-emitting display device and method of manufacturing the same
    KR20120035419A|2012-04-16|유기 발광 표시 장치 및 그 제조 방법
    US9698206B2|2017-07-04|Organic light-emitting display apparatus
    US9634073B2|2017-04-25|Organic light-emitting display device and method of manufacturing the same
    US9190627B2|2015-11-17|Organic light-emitting display apparatus and method of manufacturing the same
    KR102075529B1|2020-02-11|평판 표시 장치 및 이의 제조 방법
    US8604480B2|2013-12-10|Thin film transistor array substrate, organic light emitting display device including the same, and manufacturing method of the thin film transistor array substrate
    US9601524B2|2017-03-21|Display device and method of manufacturing the same
    TW201607022A|2016-02-16|有機發光顯示設備及其製造方法
    US9627620B2|2017-04-18|Organic light-emitting diode display and method of manufacturing the same
    KR20150024734A|2015-03-09|유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
    US10153334B2|2018-12-11|Display apparatus and method of manufacturing the same
    KR102162789B1|2020-10-08|박막트랜지스터, 이를 구비하는 디스플레이 장치 및 박막트랜지스터 제조방법
    同族专利:
    公开号 | 公开日
    US8872181B2|2014-10-28|
    KR101916100B1|2018-11-08|
    US20130048990A1|2013-02-28|
    CN102969363B|2016-12-14|
    TWI569452B|2017-02-01|
    CN102969363A|2013-03-13|
    KR20130023642A|2013-03-08|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    KR100675315B1|1999-12-17|2007-01-26|엘지.필립스 엘시디 주식회사|액정표시장치|
    KR20050053883A|2003-12-03|2005-06-10|삼성전자주식회사|표시 장치용 박막 트랜지스터 표시판|
    TWI236838B|2004-04-22|2005-07-21|Avision Inc|Image acquisition device and method capable of rotating document images|
    KR20060067292A|2004-12-14|2006-06-20|삼성전자주식회사|박막 트랜지스터 표시판및 그 수리 방법|
    KR20070117738A|2006-06-09|2007-12-13|삼성전자주식회사|표시기판의 리페어 방법 및 이에 의해 리페어된 표시기판|
    KR101246719B1|2006-06-21|2013-03-25|엘지디스플레이 주식회사|횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법|
    KR20080026277A|2006-09-20|2008-03-25|삼성전자주식회사|박막 트랜지스터 기판 및 그 리페어 방법|
    KR101269002B1|2006-10-25|2013-05-29|엘지디스플레이 주식회사|횡전계 방식 액정표시장치용 어레이기판과 그 제조방법|
    US7884364B2|2006-12-12|2011-02-08|Lg Display Co., Ltd.|Array substrate, method of manufacturing the same, and method of repairing line in the same|
    TWI331247B|2007-12-13|2010-10-01|Au Optronics Corp|Pixel sturctur and repairing method thereof|
    CN100555051C|2007-12-28|2009-10-28|昆山龙腾光电有限公司|液晶显示装置阵列基板及其缺陷修补方法|
    CN101614916B|2008-06-25|2012-05-30|北京京东方光电科技有限公司|Tft-lcd像素结构和液晶显示器修复断线的方法|
    KR101415788B1|2008-07-21|2014-07-04|삼성디스플레이 주식회사|유기전계발광 표시장치의 배선수리방법|KR102117614B1|2013-10-18|2020-06-02|삼성디스플레이 주식회사|박막트랜지스터 기판 및 기판의 신호선 리페어 방법|
    KR102141204B1|2013-11-20|2020-08-05|삼성디스플레이 주식회사|유기 발광 표시 장치, 및 유기 발광 표시 장치의 리페어 방법|
    JP6329817B2|2014-06-10|2018-05-23|株式会社ジャパンディスプレイ|センサ付き表示装置|
    KR102262430B1|2015-02-09|2021-06-08|삼성디스플레이 주식회사|유기 발광 표시 장치|
    CN104597640B|2015-02-12|2017-06-27|深圳市华星光电技术有限公司|阵列基板及其断线修补方法|
    KR20160108669A|2015-03-04|2016-09-20|삼성디스플레이 주식회사|유기 발광 표시 장치|
    KR20170038602A|2015-09-30|2017-04-07|엘지디스플레이 주식회사|투명표시장치 및 투명표시패널|
    CN105629608A|2016-01-15|2016-06-01|武汉华星光电技术有限公司|阵列基板结构及阵列基板断线修补方法|
    KR20170097246A|2016-02-17|2017-08-28|삼성디스플레이 주식회사|표시 장치|
    KR20170143082A|2016-06-17|2017-12-29|삼성디스플레이 주식회사|유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법|
    CN109659350B|2019-02-01|2021-02-26|武汉华星光电半导体显示技术有限公司|一种像素结构|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    KR1020110086563A|KR101916100B1|2011-08-29|2011-08-29|박막트랜지스터 어레이 기판 및 그 제조 방법|
    [返回顶部]